PAT-NO:

JP405160591A

DOCUMENT-IDENTIFIER:

JP 05160591 A

TITLE:

COOLING MECHANISM FOR STACK TYPE

IN-CIRCUIT EMULATOR

PUBN-DATE:

June 25, 1993

INVENTOR - INFORMATION: NAME SHINPO, AKIRA HAGINO, AKIHIRO ASAMA, HIROMI

ASSIGNEE-INFORMATION:

NAME

KK SOFUIA SYST

COUNTRY

10. 44.76烷二十

N/A

APPL-NO:

JP03347785

APPL-DATE:

December 4, 1991

INT-CL (IPC): H05K007/20, G01R031/28, G06F011/22

US-CL-CURRENT: 174/252, 361/695

### ABSTRACT:

PURPOSE: To ensure a stable temperature environment by providing a fan unit having a cooling fan at the uppermost part of stacked cases, and connecting passages to be sequentially passing through upper and lower surfaces of a circuit board disposed therein when the cases are stacked.

CONSTITUTION: An inlet 21e is connected to an outlet 22d, an inlet 22e is connected to an outlet 25d and an inlet 25e is connected to an outlet 24d of

cases from above in a state that units are stacked, and passages 22c, 25c, 24c

passing through the units are connected. Thus, when a small-sized axial-flow

fan 21c is rotated, the air flows from a lower bottom cover 30 side into an

inlet 24e in a direction of an arrow A, then passes through the passages 24c,

25c, 22c through the fan 21c and from an inlet 21d in a direction of an arrow

B. Accordingly, provided circuit boards 24b, 25b, 22b are efficiently cooled

from both side surfaces to ensure a stable temperature environment.

COPYRIGHT: (C) 1993, JPO&Japio

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平5-160591

(43)公開日 平成5年(1993)6月25日


-4E	
-5B	
-2G G 0 1 R	31/ 28 H
:	審査請求 未請求 請求項の数1(全 5 頁)
(71)出願人	390027890
	株式会社ソフィアシステムズ
	東京都新宿区西新宿2-4-1 新宿NS
	ピル8F
(72)発明者	新保 亮
	神奈川県川崎市麻生区南黒川 6 – 2 株式
	会社ソフィアシステムズマイコンシティ事
	業所内
(72)発明者	萩野 明弘
	神奈川県川崎市麻生区南黒川6-2 株式
	会社ソフィアシステムズマイコンシティ事
	業所内
(74)代理人	弁理士 桜井 隆夫
	最終頁に続く
	(71)出顧人 (72)発明者 (72)発明者

### (54)【発明の名称】 スタック型インサーキットエミュレータの冷却機構

### (57)【要約】

【目的】 各機能ごとにユニット化しスタック構造のインサーキットエミュレータにおいて、安定した温度環境を確保できるスタック型インサーキットエミュレータの 冷却機構を提供する。

【構成】 複数の回路基板をそれぞれ単一かつ個別のケースに収容し、これらケースを積み重ねたスタック型インサーキットエミュレータにおいて、前記積み重ねたケースの最上部には、冷却用のファンを装備したファンユニットが設けられ、かつ前記ケースが積み重ねられたときには、それぞれの内部に配置された回路基板の上下面を順次通過する流通路が連通される。



### 【特許請求の範囲】

【請求項1】 複数の回路基板をそれぞれ単一かつ個別 のケースに収容し、これらケースを積み重ねたスタック 型インサーキットエミュレータにおいて、前記積み重ね たケースの最上部には、冷却用のファンを装備したファ ンユニットが設けられ、かつ前記ケースが積み重ねられ たときには、それぞれの内部に配置された回路基板の上 下面を順次通過する流通路が連通されることを特徴とす るスタック型インサーキットエミュレータの冷却機構。

#### 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は、インサーキットエミュ レータを機能ごとに単一のユニットとして同じケース内 に収納し、これらを組み合わせて積み重ね構造としたス タック型インサーキットエミュレータの冷却機構に関す るものである。

#### [0002]

【従来の技術】インサーキットエミュレータは、マイク ロプロセッサのメモリアクセス等をモニタしてトリガ点 やブレーク点を検出し、ターゲットマイクロプロセッサ 20 の動作を停止させたり、トレースを停止させる機能を有 し、マイクロプロセッサ開発支援装置として利用されて いる。

#### [0003]

【発明が解決しようとする課題】ところで、近年、イン サーキットエミュレータにおいても、高速化したプロセ ッサに高い信頼性を持って対応することが要請され、こ のために配線遅延をなくすことが必要な段階になってお り、エミュレーションCPUをできるだけターゲット側 により、ターゲットシステムとのインターフェース条件 は飛躍的に改善されるが、エミュレータを制御する側の タイミングが厳しくなり、そのため本体側の機能ユニッ トもできる限りエミュレーションCPUに近付ける必要 性が出てきた。

【0004】しかしながら、従来のような構成でそれを 実現した場合には、本体側には電源回路を含むため小型 化するにも限界があり、また真に必要なユニットだけを 選択的に使用できるよう構成されていないため、余分な ットを構成する回路基板を本体に着脱する構造のため、 操作性が損なわれることがあった。

【0005】これに対して本発明者等は、用途に合わせ たシステムを簡単に選択でき、高速化に対応できるよう 機能ユニットを小型化でき、かつ操作性を向上できるよ うに、各機能ごとにユニット化したインサーキットエミ ュレータを提案してきた。

【0006】ところが、各機能ユニットの回路基板は、 同じサイズのケース内に収納されように構成されている ため、発熱問題に対しても安定した動作を確保する必要 50

が有った。

【0007】そこで本発明は、各機能ごとにユニット化 しスタック構造のインサーキットエミュレータにおい て、安定した温度環境を確保できるスタック型インサー キットエミュレータの冷却機構を提供することを目的と する。

2

### [0008]

【課題を解決するための手段】上記目的を達成するため に、本発明のスタック型インサーキットエミュレータの 10 冷却機構は、複数の回路基板をそれぞれ単一かつ個別の ケースに収容し、これらケースを積み重ねたスタック型 インサーキットエミュレータにおいて、前記積み重ねた ケースの最上部には、冷却用のファンを装備したファン ユニットが設けられ、かつ前記ケースが積み重ねられた ときには、それぞれの内部に配置された回路基板の上下 面を順次通過する流通路が連通されるものである。

### [0009]

【作用】本発明によれば、ケースの最上部に設けたファ ンユニットの冷却用のファンにより、内部に配置された 回路基板の上下面を順次通過する流通路を通って空気が 流れるため、それぞれの回路基板が上下面から冷却さ れ、安定した温度環境が確保される。

#### [0010]

【実施例】以下、本発明を図示の一実施例により具体的 に説明する。図2は本発明実施例のインサーキットエミ ュレータの全体構成を説明する斜視図である。

【0011】同図において、本実施例のインサーキット エミュレータ10は、ホストコンピュータ11とケーブ ル12で接続され、また各部に電源を供給するための電 に近い先端側に配置することが常識となっている。これ 30 源装置13がケーブル14で接続されている。この電源 装置13は、将来のオプションユニットを追加する場合 にも十分な電源容量を有し、どこにでも配置できるコン パクトな形状に形成され、インサーキットエミュレータ 10との間は、例えば、6mm程度の外径で長さが1. 5M程度の柔軟な丸型のケーブル14で接続され、かつ ホストコンピュータ11の電源による遠隔制御が行われ るように構成されている。また、インサーキットエミュ レータ10は、その実現に必要ないくつかの代表的な機 能を、それぞれ単一かつ個別の同じサイズのケースに収 スペースに邪魔されることがあった。さらに、機能ユニ 40 納してユニットにし、これらを選択的に組み合わせ、積 み重ね (スタック) 構造に構成している。

> 【0012】図3は本発明実施例のインサーキットエミ ュレータの分解斜視図であり、本実施例では、上部から ファンユニット21と、トレースユニット22と、実行 ユニット (プローブユニット) 23と、エミュレーショ ンメモリユニット24とから構成されている。実行ユニ ット23は、上部側のアナライザ・バスと下部側のエミ ュレーションメモリ・バスに分離されており、それぞれ 上部側及び下部側のユニットに接続されている。

【0013】上記ファンユニット21は、後に詳細に説

る。

明するように、内部に冷却ファンを装備し、ユニットが 積み重ねて接続されたときに、すべてのユニットの冷却 を行うようになっており、また、上面には本システムの 動作状態を確認するためのステータスLEDや冷却用風 の流出口が設けられている。このファンユニット21を 接続しないときには、すべてのユニットに電源装置13 から電源が供給されない安全設計になっている。

【0014】上記トレースユニット22は、エミュレー ションCPUの実行状態を、実行ユニット23の共通バ スを通してリアルタイムにストアする機能を有するユニ 10 ットであり、高機能にストアするための制御用ゲートア レイとメモリにより構成されている。

【0015】上記実行ユニット23は、CPUの実行を 制御するためのユニットであり、ホストコンピュータ1 1内に格納される図示しないエミュレータ制御のホスト カードとのインターフェース回路、CPUのピンステー タスポート及び制御信号のコントロールスイッチポー ト、トレースユニット22とのインターフェース回路等 が搭載されたプローブベースユニット25と、CPUと 制御用ゲートアレイ等の制御回路が搭載されたプローブ 20 先端部26とがフレキシブルケーブル27で接続されて いる。また、この実行ユニット23のフレキシブルケー ブル27と反対側の端面には、ケーブル12、14を接 続するための図示しないコネクターが設けられている。

【0016】上記エミュレーションメモリユニット24 は、メモリのエミュレーションを行うためのユニットで あり、メモリマッパ用ゲートアレイ、バススワッパ用ゲ ートアレイ等の制御回路とメモリから構成される。この メモリは、例えば、高速SRAM(スタティックラム) を使用しており、256Kから最大4MBまでの記憶容 30 量の選択ができるようになっている。

【0017】上記各ユニット上面及び対応する下面に は、その長手方向の両側に上下ユニット間を電気的に接 続するコネクター28と、上下ユニットを互いにロック するとともに分離するための着脱機構29と、後に説明 する冷却機構用の流通口とが設けられている。このコネ クター28は、例えば、ハーフピッチ2列型で160極 の信号ピンと電源供給用の端子を有し、クロストークに よる障害を防止できるようピン列間にシールド対策を施 した高速伝送用のコネクターである。

【0018】図1は本発明実施例のスタック型インサー キットエミュレータの冷却機構を説明する断面図であ る。同図において、インサーキットエミュレータ10 は、上部からファンユニット21、トレースユニット2 2、実行ユニット23のプローブベースユニット25、 エミュレーションメモリユニット24が順次積み重ねて 接続されている。上記ファンユニット21のケース21 a内の一方側には、支持板21bに直流の小型軸流ファ ン21 cが装備されており、かつこの小型軸流ファン2 1 cの上部及び下部には風の流出口21 d及び流入口2 50 分解斜視図である。

1 eが形成されている。この小型軸流ファン21 cは、 空気を流入口21eから流出口21dに向けて流すよう に回転する。また、上記トレースユニット22のケース 22a内には、回路基板22bを境にしてその下側から 上側に空気が流れる流通路22cが形成され、かつ流入 口21eに対応するケース22a部分に流出口22dが 形成され、この流出口22 d下方のケース22aに流入 口22eが形成されている。同様にして、上記のプロー ブベースユニット25のケース25a内には、回路基板 25bを境にして流通路25cが形成され、かつケース 25aには流出口25dと流入口25eが形成されてい る。また、同様にエミュレーションメモリユニット24 のケース24a内には、回路基板24bを境にして流通 路24cが形成され、かつケース24aには流出口24 dと流入口24eが形成されている。また、このケース

24 aの下部には、ボトムカバー30が設けられてい

【0019】上記構成のスタック型インサーキットエミ ュレータの冷却機構によれば、各ユニットが積み重ねら れた状態では、それぞれ上部からケース間の、流入口2 1eと流出口22d、流入口22eと流出口25d、流 入口25eと流出口24dが接続され、それぞれのユニ ット間を通る流通路22c、25c、24cが連通され る。これで、小型軸流ファン21 cが回転するときに は、下方のボトムカバー30個から矢印A方向に空気が 流入口24 eに流れ込み、続いて流通路24 c、25 c、22cを通り小型軸流ファン21cを経て流出口2 1 dから矢印B方向に流出する。従って、流通路24 c、25c、22cを通過するときに、それぞれに設け られた回路基板24b、25b、22bが両面から効率 よく冷却され、安定した温度環境を確保できる。

【0020】なお、上記実施例において、ファンユニッ ト21の下部に、トレースユニット22、実行ユニット 23、エミュレーションメモリユニット24を積み重ね ているが、これに限られず、同様に構成された流通路が 連通するようにした別のユニットを追加してもよい。 [0021]

【発明の効果】以上説明したように本発明によれば、ケ ースの最上部に設けたファンユニットの冷却用のファン 40 により、内部に配置された回路基板の上下面を順次通過 する流通路を通って空気が流れるため、それぞれの回路 基板が上下面から冷却され、安定した温度環境が確保で きる効果がある。

### 【図面の簡単な説明】

【図1】本発明実施例のスタック型インサーキットエミ ュレータの冷却機構を説明する断面図である。

【図2】 本発明実施例のインサーキットエミュレータの 全体構成を説明する斜視図である。

【図3】 本発明実施例のインサーキットエミュレータの

5

# 【符号の説明】

10 インサーキットエミュレータ

21 ファンユニット

21a ケース

21c 小型軸流ファン

22 トレースユニット

22a ケース

22b 回路基板

22c 流通路

23 実行ユニット (プローブユニット)

24 エミュレーションメモリユニット

24a ケース

24 b 回路基板

24c 流通路

25 プローブベースユニット

6

25a ケース

25b 回路基板

25c 流通路


26 プローブ先端部

27 フレキシブルケーブル


10 28 コネクター


29 着脱機構

# 【図1】



【図3】





# フロントページの続き

# (72)発明者 浅間 広美

神奈川県川崎市麻生区南黒川6-2 株式 会社ソフィアシステムズマイコンシティ事 業所内